Se encontraron 2 coincidencias

por ukamak
11 Mar 2019, 13:45
Foro: Verilog / SystemVerilog
Tema: Leer en verilog de un bus spi en modo estatico
Respuestas: 2
Vistas: 5669

Re: Leer en verilog de un bus spi en modo estatico

Gracias por tu respuesta. Lo primero que debe saber un novato como yo es que verilog se parece al C pero no tiene nada que ver :) Aunque desde lel puunto de vista de un programa en C parezcan validas no todas las combinaciones lo son: Por ejemplo como bien dices en un always @(posedge sclk) if -- aq...
por ukamak
12 Feb 2019, 21:08
Foro: Verilog / SystemVerilog
Tema: Leer en verilog de un bus spi en modo estatico
Respuestas: 2
Vistas: 5669

Leer en verilog de un bus spi en modo estatico

Buenas, soy muy novato en verilog. Estoy intentando leer de un bus SPI en modo estatico , es decir solo usando su CLK , CS ,MISO , MOSI. Si uso "always @(posedge sclk) " puedo leer los bytes que se reciben. El problema lo tengo cuando CS==1 , ahi deberia resetear los contadores y no recibir nada per...

Ir a búsqueda avanzada