ForoFPGA

Si, esa es la idea. Cartuchos para consolas.

En SystemVerilog, para acabar con la confusión (la hay? yo no me confundo, la verdad) entre wire y reg, o entre reg combinacional y reg secuencial, crearon el "logic" (que realmente no sé si contribuye más a la confusión o no...) Pero entonces no me acaba de quedar claro qué es el "output logic" en...

Efectivamente la pregunta está mal situada. Debería moverse al foro de Verilog. Tenemos un interface como el de abajo, en el que una CPLD está conectada por un lado a todos los pines de una SRAM paralela, por el otro al bus del sistema y por último a un puerto SPI de un microcontrolador. wire [7:0] ...

A ver si me aclaro con este tema, ya que hace tiempo que lo voy sorteando pero no acabo de aclararme. Alguien me puede explicar cómo se simula el valor de una entrada en un pin inout. Si se asigna a pelo bien da error cuando lo intentas simular, bien no te hace ni caso. Yo sorteo el tema utilizando ...

El que yo uso también es del estilo, "programmers notepad"

Pues en eso estoy ahora mismo. La idea es sencilla dar acceso a un arduino a una típica SRAM paralela. https://lh3.googleusercontent.com/SG_eDRnS_UVZte1U8UEPvAmbShL43xCKEHdUtaMuvOTiS48ufktDeRDnqd7X-lHeL_0KvLvpWuBhO1U48aNfr_giIIG9-ZMz28OXDwO4VVmBmins9ZngT68-P04MP-1_WBP66VDhkw=w2400 Para el interface ...