Temas sin respuesta
-
- Temas
- Respuestas
- Vistas
- Último mensaje
-
-
Simulación de salida de audio en un diseño que implementa un chip de sonido (SID)
por mcleod_ideafix » 07 Sep 2018, 17:02 » en Verilog / SystemVerilog - 0 Respuestas
- 6123 Vistas
-
Último mensaje por mcleod_ideafix
07 Sep 2018, 17:02
-
-
- 0 Respuestas
- 5019 Vistas
-
Último mensaje por desUBIKado
07 Sep 2018, 09:19
-
- 0 Respuestas
- 4974 Vistas
-
Último mensaje por skywalky
06 Sep 2018, 14:47
-
-
Core Atari 800XL (Mark Watson). Registro de cambios.
por desUBIKado » 05 Sep 2018, 19:28 » en Atari 800 - 0 Respuestas
- 6545 Vistas
-
Último mensaje por desUBIKado
05 Sep 2018, 19:28
-
-
-
Entrevista a McLeod en el programa 7x01 del podcast "Retro entre amigos"
por desUBIKado » 04 Sep 2018, 18:30 » en Recursos en Internet - 0 Respuestas
- 6501 Vistas
-
Último mensaje por desUBIKado
04 Sep 2018, 18:30
-
-
-
Simulación de salida de video en un diseño que genera una señal VGA
por mcleod_ideafix » 02 Sep 2018, 03:01 » en Verilog / SystemVerilog - 0 Respuestas
- 5887 Vistas
-
Último mensaje por mcleod_ideafix
02 Sep 2018, 03:01
-
-
- 0 Respuestas
- 8382 Vistas
-
Último mensaje por antoniovillena
01 Sep 2018, 22:38
-
-
Review de la evolución de los cores de la MiST en noviembre de 2016
por desUBIKado » 28 Ago 2018, 18:54 » en Recursos en Internet - 0 Respuestas
- 4029 Vistas
-
Último mensaje por desUBIKado
28 Ago 2018, 18:54
-
-
-
Primera aparición del MiST en un programa de AmigaWave
por desUBIKado » 27 Ago 2018, 18:40 » en Recursos en Internet - 0 Respuestas
- 4283 Vistas
-
Último mensaje por desUBIKado
27 Ago 2018, 18:40
-
-
-
Core ZX81 antiguo reemplazado por nuevo core ZX80/ZX81
por desUBIKado » 26 Ago 2018, 12:11 » en Sinclair ZX81 - 0 Respuestas
- 5028 Vistas
-
Último mensaje por desUBIKado
26 Ago 2018, 12:11
-
-
- 0 Respuestas
- 4093 Vistas
-
Último mensaje por desUBIKado
26 Ago 2018, 11:05
-
- 0 Respuestas
- 4152 Vistas
-
Último mensaje por mcleod_ideafix
21 Ago 2018, 16:23
-
- 0 Respuestas
- 4487 Vistas
-
Último mensaje por jepalza
17 Ago 2018, 19:07
-
- 0 Respuestas
- 5531 Vistas
-
Último mensaje por jepalza
17 Ago 2018, 18:17
-
- 0 Respuestas
- 5758 Vistas
-
Último mensaje por jepalza
17 Ago 2018, 18:17
-
- 0 Respuestas
- 4034 Vistas
-
Último mensaje por mcleod_ideafix
17 Ago 2018, 17:40
-
-
Crear módulos combinacionales con IF-ELSE incompletos de forma que no generen latches
por mcleod_ideafix » 15 Ago 2018, 13:46 » en Verilog / SystemVerilog - 0 Respuestas
- 3649 Vistas
-
Último mensaje por mcleod_ideafix
15 Ago 2018, 13:46
-
-
-
Asignar un valor "don't care" como salida en un módulo combinacional en Verilog
por mcleod_ideafix » 15 Ago 2018, 12:36 » en Verilog / SystemVerilog - 0 Respuestas
- 4034 Vistas
-
Último mensaje por mcleod_ideafix
15 Ago 2018, 12:36
-
-
-
EDA playground: para hacer desarrollos rápidos en Verilog o VHDL desde un navegador web
por mcleod_ideafix » 15 Ago 2018, 11:21 » en General - 0 Respuestas
- 6198 Vistas
-
Último mensaje por mcleod_ideafix
15 Ago 2018, 11:21
-