Temas de diseño con HDL que no dependen de un lenguaje en particular, o que pueden aplicarse a cualquier lenguaje (diseño óptimo de FSM, optimizaciones para facilitar el timing closure, etc). Si hay que poner algún ejemplo podrá usarse VHDL o Verilog (o idealmente, el mismo ejemplo en ambos lenguajes)
-
-
- 0 Respuestas
- 7046 Vistas
-
Último mensaje por Subcritical
11 Oct 2021, 22:02
-
-
- 9 Respuestas
- 22102 Vistas
-
Último mensaje por macario
11 Abr 2020, 18:24
-
-
- 0 Respuestas
- 7248 Vistas
-
Último mensaje por fpganoob
29 Nov 2019, 21:03
-
-
- 0 Respuestas
- 6041 Vistas
-
Último mensaje por Subcritical
03 Jun 2019, 07:55
-
-
- 7 Respuestas
- 19712 Vistas
-
Último mensaje por Subcritical
09 Abr 2019, 22:46
-
-
- 0 Respuestas
- 5100 Vistas
-
Último mensaje por Subcritical
11 Mar 2019, 10:37
-
-
- 14 Respuestas
- 28104 Vistas
-
Último mensaje por jepalza
03 Dic 2018, 21:16
-
-
- 6 Respuestas
- 13001 Vistas
-
Último mensaje por fpganoob
20 Oct 2018, 12:01
-
-
- 3 Respuestas
- 8321 Vistas
-
Último mensaje por yombo
03 Sep 2018, 21:25
-
-
- 2 Respuestas
- 7654 Vistas
-
Último mensaje por Hark0
03 Sep 2018, 19:48
-
-
- 6 Respuestas
- 11869 Vistas
-
Último mensaje por jepalza
23 Ago 2018, 10:13
-
-
- 0 Respuestas
- 7702 Vistas
-
Último mensaje por mcleod_ideafix
15 Ago 2018, 11:21
Permisos del foro
No puede abrir nuevos temas en este Foro
No puede responder a temas en este Foro
No puede editar sus mensajes en este Foro
No puede borrar sus mensajes en este Foro
No puede enviar adjuntos en este Foro
