ForoFPGA

Tiene pinta de ser este proyecto portado a G2:
https://tomverbeure.github.io/rtl/2018/ ... racer.html

Bitstream para G2 Rev B
https://github.com/tomverbeure/panologi ... e/Pano.bit

Bitstream para G2 Rev C (sin probar)
https://github.com/tomverbeure/panologi ... .lx100.bit

Estaria muy bien que fuera eso, pero me temo que no.

Parece una implementacion de una CPU RiscV y un par de aplicaciones en C de testeo/check de la pano.
Me da la impresion de que es lo que va usando mientras hacer RE.

A ver si alguien puede confirmar algo sobre ello.