Inicio del Core 16bit DE2_70 Supernintendo

Placas completas (con o sin programador incorporado): Terasic, Altera, "chinas", etc
Subcritical
GAL
Mensajes: 81
Registrado: 24 Ago 2018, 14:52

Inicio del Core 16bit DE2_70 Supernintendo

Mensaje por Subcritical » 03 Jun 2019, 08:35

El core está en VHDL y transmite buenas sensaciones para poder ser portado a la placa TERASIC DE2 70.
Es viejo el chipset pero tiene cerca de 70.000 Les por lo que entra el core de snes una muestra la tenemos en las pantallas que he tomado.
Captura de pantalla (17).png
Captura de pantalla (17).png (159.65 KiB) Visto 82 veces
Captura de pantalla (18).png
Captura de pantalla (18).png (145.29 KiB) Visto 82 veces
Es un reto muy interesante el hecho de que realice la síntesis correctamente y transmite buenas sensaciones, dado que al pasar todos los "IP Commponents" a cyclone II han tragado sin problema alguno.

Fuentes originales de snes:
https://github.com/srg320/FpgaSnes
Captura de pantalla (19).png
Captura de pantalla (19).png (159.16 KiB) Visto 74 veces
Y hay problemas no hay suerte por ahora, aunque el diseño pudiera entrar en su totalidad en la placa de2_70, usando un cyclone II la implementación usa muchos bloques de bram.

Problema existe en el límite de la bram usada por la snes:

Código: Seleccionar todo

Error (170048): Selected device has 250 RAM location(s) of type M4K.  However, the current design needs more than 250 to successfully fit
	Info (170057): List of RAM cells constrained to M4K locations
		Info (170000): Node "lcd:lcd|lcdbuf:lcdbuf|altsyncram:altsyncram_component|altsyncram_afl1:auto_generated|altsyncram_sjl1:altsyncram1|ram_block2a105"
		Info (170000): Node "lcd:lcd|lcdbuf:lcdbuf|altsyncram:altsyncram_component|altsyncram_afl1:auto_generated|altsyncram_sjl1:altsyncram1|ram_block2a106"......
Los plls usados por este core:
pll snes.zip
(227 Bytes) Descargado 4 veces
Lo errores de ram locations:
RAM LOCATIONS - SNES.zip
(2.08 KiB) Descargado 4 veces
Vemos las características de ambos procesadores FPGA.
https://www.mouser.es/ProductDetail/Int ... 91XoynZA==
https://www.digikey.com/product-detail/ ... ND/1468685

Y en la memoria interna de la fpga tenemos que:
EP3C55F484C8 -->2396160 bit
EP2C70F896C6 -->1152000 bit

se ha portado con exito al mister el cual tiene las siguientes características:
https://www.mouser.es/ProductDetail/Int ... XetA%3D%3D

5CSEBA6U23I7N -->Embedded Block RAM - EBR: 621 kbit
-->Distributed RAM: 6151 kbit

Responder

Volver a “Placas entrenadoras”