Se encontraron 16 coincidencias
- 10 Feb 2019, 01:18
- Foro: Verilog / SystemVerilog
- Tema: traduccion de codigo en VHDL
- Respuestas: 0
- Vistas: 4422
traduccion de codigo en VHDL
Estoy intentando traducir este código en VHDL a Verilog, pero no encuentro la forma de hacerlo ya que me da un error si intento usar en el mismo bloque el flanco de bajada y el de subida. process( mcu_clk, mcu_kbd, mcu_reset) begin if ( mcu_reset = '1' ) then kb_addr <= 0; else if ( rising_edge( mcu...
- 04 Ene 2019, 16:56
- Foro: Verilog / SystemVerilog
- Tema: leer un archivo binario en memoria
- Respuestas: 1
- Vistas: 5441
leer un archivo binario en memoria
Pues nada, que se ve que ultimamente estoy espeso. Estoy intentando leer un archivo binario en memoria para luego poder utilizarlo para sacar sonido en la pano, y no hay forma de hacerlo funcionar. El código que estoy usando es el siguiente: reg [7:0] audio_memory [0:22662]; reg [7:0] r; integer f_b...
- 03 Ene 2019, 20:18
- Foro: ISE
- Tema: Cuidado con los checkboxes en Coregen de Xilinx
- Respuestas: 2
- Vistas: 6038
Re: Cuidado con los checkboxes en Coregen de Xilinx
Doy fé de ello, lo he sufrido en mis carnes muchas veces. Incluso sabiendo que ocurre, no siempre estas atento, y te descoloca algo que ya tenías arreglado. Tambén ocurre, que si lees un IPCORE con un COE adjunto que ha desarrollado otra persona,como la ruta de acceso que usó esa persona y la que u...
- 03 Ene 2019, 18:14
- Foro: ISE
- Tema: DCMs en Xilinx
- Respuestas: 2
- Vistas: 6000
Re: DCMs en Xilinx
Con los valores de M y D que has obtenido (6 y 25), tu frecuencia resultante es: 50 MHz * 6 / 25 = 12 MHz. Lo más cercano que vas a estar de 12.288 MHz es si usas 24 como divisor: 50 * 6 / 24 = 12.5 MHz. No sé por qué la ventana del clocking wizzard de INST2 te miente diciéndote que sí, que tienes ...
- 03 Ene 2019, 17:00
- Foro: ISE
- Tema: DCMs en Xilinx
- Respuestas: 2
- Vistas: 6000
DCMs en Xilinx
Resulta que estoy utilizando dos DCMs enseriados para conseguir una frecuencia de 12.288MHz a partir de una frecuencia de 100MHz. Los DCMs los genero con un wizard en el ISE, y aparentemente dicen que me van a generar la frecuencia exacta, pero mi sorpresa ha sido cuando lo simulo en el ISIM, que la...
- 27 Dic 2018, 16:04
- Foro: Accesorios
- Tema: Addon entrenadora
- Respuestas: 7
- Vistas: 22104
Re: Addon entrenadora
Me apunto a una en formato kit.
Igual sería buena idea poner el precio.
Igual sería buena idea poner el precio.
- 27 Dic 2018, 00:00
- Foro: Cores
- Tema: Los cores de wilco2009
- Respuestas: 1
- Vistas: 9385
Los cores de wilco2009
Dejo aquí el link al github donde voy a subir mis cores. Procuraré también ir dejando aquí comentarios sobre los cores que voy subiendo. https://github.com/wilco2009/Pano_Logic Cores: Pano G1 test_video: Test de prueba de la salida VGA. Muestra un gradiente en 800x600 50Hz Pano G2 Test1: Parpadeo de...
- 23 Dic 2018, 23:37
- Foro: Documentación y howtos
- Tema: Datasheets
- Respuestas: 0
- Vistas: 4268
Datasheets
Chip de sonido WM8750BL:
- 23 Dic 2018, 17:18
- Foro: Cores
- Tema: Core test Raytracing para la G1!
- Respuestas: 0
- Vistas: 4000
Core test Raytracing para la G1!
Comprobado y funcionando. :D https://lh3.googleusercontent.com/nX8BVfs7-3-c_SCS-shmgbVCbFF5SKE1SNMheuhz3suqOa0raoygqoxiafDZ1_eiaA-WYOKUTVyna2nx_zweCvRerLIclSXY-KFhEe5e6RKACYqX_Qrc5EFnxKfcjeuUtekbduUWLQ=w2400 Aquí os dejo un video de la demo funcionando: https://photos.app.goo.gl/THT9sYHD4XRaBx7p6 El...
- 22 Dic 2018, 21:00
- Foro: Cores
- Tema: Pano Logic G2 - Hola mundo
- Respuestas: 0
- Vistas: 4290
Pano Logic G2 - Hola mundo
Hace lo mismo que el del G1, hace parpadear los LEDs rojo y verde y alternativamente el LED azul. `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 17:08:24 12/22/2018 // Design Name: // Module Name: Bl...